Skyworks抖动衰减时钟明显的情况534BC002614DGR

在本文中，我将介绍一种常见的测试设置测量情况，当人们最初遇到抖动衰减器时，其结果可能出乎意料。我将首先回顾一些必要的背景材料，然后介绍“奥秘”及其根本原因，最后建议一种改进的测试设置。

简而言之，时钟是具有数字信号电平的周期信号，用于在同步数字系统中采样数据。换句话说，时钟提供同步数字电路或系统中采样和顺序处理数据所需的“心跳”或节奏。它们通常（但不总是）处于或接近50%的占空比。
理想的时钟将提供完美的特定频率和相位来优化这一过程。然而，实际时钟存在时序抖动，其定义为时钟边沿相对于理想值的短期时序变化。关注同步数字系统时钟抖动的一个原因是它会侵蚀时序裕量，进而影响数据的可靠性和有效性。
抖动还有一个频域对应项:相位噪声。相位噪声衡量随意时钟的短期相位波动。这是时钟光谱纯度的标志。
简而言之，这是L（f）【f的脚本ell】的表格或图形图；一个相位调制边带的噪声功率与载波功率的关系（相对于载波的频率偏移）。例如，100kHz时为-70dBc/Hz，20MHz时为-150dBc/Hz。石英晶体振荡器，dBc/Hz单位是指相对于每赫兹带宽载波功率的dB功率。相位噪声通常使用相位噪声分析仪或带相位噪声选项的频谱分析仪来测量。
同一地块上经常显示的是非任意的短期时钟相位波动称为杂散或杂散。这些杂散被描述为分立元件，单位为dBc。
与其他系统分析一样，我们通常会发现在频域中更容易理解时钟器件和时钟分布网络或时钟树。（我计划在后续文章中更详细地讨论相位噪声和杂散。)
抖动衰减器的作用
不得不用相对嘈杂或抖动的时钟工作（或至少从相对嘈杂或抖动的时钟开始）并不罕见。这些问题的出现有多种原因。例如，当时钟是：
●从串行数据流中恢复
●来源于高噪声IC，如FPGA或高噪声PC板
●源自TCXO或OCXO恒温晶体振荡器，具有良好的漂移规格，否则会产生抖动
●“有间隙”是指为了同步目的，有缺失的边缘

在这种情况下，我们需要一种特殊类型的时钟器件，即抖动衰减器或“抖动清洁器”，来衰减或最小化目标偏移频率上的相位噪声和杂散。然后将产生的输出时钟分配给需要改善抖动性能的器件。

抖动衰减器的显著特点是它们本质上是窄带锁相环（PLL），具有“低通”抖动传递函数。也就是说，这些器件会衰减频率高于PLL环路带宽（BW）的抖动成分。现代抖动衰减器通常具有宽范围的可编程环路带宽，低至0.1Hz，高至kHz或几kHz。

相比之下，另一类时钟芯片（时钟发生器）是一种宽带PLL，主要用于低抖动源的时钟倍增。这些器件通常具有数百kHz至1MHz的固定环路带宽。

测量问题

那么问题出在哪里？嗯，经常会有客户联系我们，写下类似这样的话:“我们正在测试您的一款时钟芯片，比较输出时钟和输入时钟，结果似乎令人惊讶地抖动”。我们总是会发现，测试设置可以归结为如下内容:示波器由抖动的输入时钟触发。

结果通常类似于下图所示。本例中，抖动衰减器为Si5347石英晶体，环路带宽= 100Hz。顶部黄色轨迹是输入时钟，它是来自信号发生器的25MHz正弦波，频率为1kHz FM，偏差为100Hz。底部的绿色轨迹是输出时钟，为了简单起见，它也是25MHz。

输出时钟不应该不那么抖动吗？抖动是否衰减？这就是（明显的）抖动衰减时钟的情况。
鉴于前面显示的测量设置，要观察这一明显的奥秘，必须存在三个因素：
●输入时钟抖动。
●输出时钟抖动较小。换句话说，抖动衰减器正在发挥作用。
●输出时钟由输入时钟触发（与输入时钟相比）。

现在，即使隐藏在更复杂的应用程序中，您也应该能够认识到基本问题。

注意，如果在输出时钟上触发，那么相比之下，输入时钟会显得抖动。见下文。哪个时钟出现抖动只是一个触发角度的问题。在事先不知道哪个时钟更抖动的情况下，这种特定的范围测量是不确定的。

通过环路带宽进行诊断

通过研究抖动衰减器的环路带宽，您可以对这种特定测试配置的实际情况有所了解。尝试缩小和扩大BW，然后观察范围上的结果。

假设输入时钟抖动，您通常会发现加宽带宽会使输出时钟出现较少的抖动与输入时钟的关系。这是因为加宽带宽意味着PLL将更多地跟踪输入时钟、抖动等。在下图4中，贴片晶振Si5347的环路带宽已拓宽至4kHz。与输入时钟相比，抖动基本上没有衰减，输出时钟也没有抖动。

相反，缩小带宽会使输出时钟出现更多抖动与输入时钟的关系。这是因为较窄的环路带宽对应更多的抖动衰减。具有讽刺意味的是，正是抖动衰减器在该测试配置中的成功才是这一明显谜团的根本原因。如果输出时钟简单地跟踪输入时钟，那么触发源将无关紧要。下图中，Si5347的环路带宽缩窄至100 Hz。

抖动衰减时钟通常不同于其抖动输入时钟，超出任何频率调整范围。如果其频谱发生了显著变化，在测量和比较每个时钟的相位噪声时，这种变化应该相对明显。然而，正如我之前提到的，这需要专业设备，如相位噪声分析仪或带相位噪声选项的频谱分析仪。

第三方仲裁

好了，如果您只有一个示波器，那么有什么更好的方法可以同时比较抖动输入和抖动衰减输出时钟呢？找第三方仲裁。换句话说，找到或产生与输入和输出时钟整数相关且同步的低抖动参考时钟。然后使用这参考作为输入和输出时钟的触发器。请参见下图中修改后的测试设置图。现在，您可以在时域中清楚、公正地同时比较输入和输出时钟的抖动。

这里有两个示例图，其中所有示波器轨迹都是之前的25MHz。顶部黄色轨迹是抖动（频率调制）输入时钟，中间绿色轨迹是抖动衰减器的输出时钟。底部蓝色轨迹是用作触发器的新低抖动参考时钟。首先，在下图中，抖动衰减器的环路带宽为4kHz，输出时钟与输入时钟一样相当抖动。

在第二种情况下，如下图所示，抖动衰减器的环路带宽为100Hz，输出时钟抖动小得多。在此特定示例中，当环路带宽从4kHz降至100 Hz时，抖动衰减时钟的周期间抖动的标准偏差从8.2 ps降至1.1 ps。