Skyworks提高低抖动时钟的电源抑制率

今天的电子系统需要从上到下的先进设计。成本和性能优化在所有应用中都很重要，功率传输和噪声耦合问题一如既往地重要。随着抖动预算的紧缩，先进的混合信号时钟IC处于这些设计问题的前沿。让我们研究一下电源噪声的主要来源，为什么一些时序电路对电源噪声敏感，以及如何在抖动敏感的应用中最大限度地减少噪声的影响

电源噪声引起抖动

定时信号依赖于精确的时钟边沿。当时钟边缘偏离其理想的时间位置时，这种偏离被称为抖动。每个应用程序都有最大的可容忍抖动量，但时钟速率越高，抖动要求就越低、越严格。高速应用程序，如光传输网络（OTN）、万兆以太网、光纤通道和3G高清SDI，其时钟周期低至100皮秒。其中一些应用程序在开始影响系统性能和误码率之前，只能容忍10到20皮秒的总时钟抖动。设计不当的时钟和振荡器IC如果不在芯片上实现电源噪声抑制，则很容易耦合和放大噪声，产生数十皮秒的时钟抖动，并破坏系统性能。在这一点上，系统设计者别无选择，只能追踪噪音的来源并将其影响降至最低。这种额外的努力增加了设计时间、组件成本和电力输送设计的复杂性。